输入→
最方便的电子网站导航
最方便的程序设计网站导航
您当前位于
论文索引首页面
->
可编程逻辑器
->
CPLD
一种嵌入式网络硬盘录像机的硬件设计和实现
对一种基于ARM 处理器的嵌入式网络硬盘录像机的硬件设计及其实现方法进行了介绍L该 设备的主要任务是对模拟的视频和音频信号进行MPEG4 数字化压缩和文件存储, 并对视频文件进行检索、管理、回放和网络传输L 其硬件结构是以S3C2510 (ARM940T ) 为主的CPU , 以CPU 内置的PCI 主桥连接多个TMSDDVI602GDK600 多媒体处理器, 构成一个多处理器嵌入式系统.MPEG4 格式的视频和音频压缩和解压缩在TMSDDVI602GDK600 中完成, 压缩后的数据流经主CPU 整理成文件并存储到硬盘录像机的硬盘库中.在本系统中, 利用CPLD 对PCI 设备的中断逻辑进行了优化, 提高了CPU 的数据采集和存储效率.该设备经用户实际使用, 在功能和性能上均得到了用户的好评.
雷达接收机灵敏度虚拟测试仪
重点介绍了雷达接收机灵敏度虚拟测试仪的设计原理及实现。它是一种基于工业标准总线 ( ISA) 的插卡式虚拟仪器,由主控电路、微波电路、信号驱动电路、内外调制电路、电源滤波电路以及集成于复杂可编程逻辑器件(CPLD) 芯片的接口电路等组成。内含多波段微波信号源、精密衰减器。与虚拟万用表相配合,在计算机的控制下,可完成雷达接收机灵敏度的测试。为了解决微波信号源的频率定标问题,通过分析实验数据和利用最小二乘数值分析方法,文中建立了微波信号频率定标模型并实现了频率定标算法。
无线可视对讲门铃系统中语音通信的设计与实现
微电子技术、无线技术和网络技术的发展为现代人们居住环境的安全、方便提供了有力的技 术支撑, 由此介绍了一种用于智能小区安全的新型的无线可视对讲门铃系统, 阐述了该系统的总体结构和工作原理, 并对其中的关键技术全双工数字语音通信进行了设计和实现, 分析了数字语音在传输中的处理, 讨论了帧结构的设计, 并在CPLD 中实现了无线可视对讲门铃系统的帧同步, 最后对所做的样机系统进行了实地测试, 性能稳定、可靠, 语音清晰, 具有很好的实用价值.
基于CPLD实现可扩展(I) FFT处理器的设计
提出了基于CPLD (复杂可编程逻辑器件)实现傅立叶变换点数可灵活扩展的高速FFT处 理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、读/写RAM地址规律、补码实现短点数FFT阵列处理结构以及补码实现CORD IC (坐标旋转数字计算机)算法的流水线结构等,输入数据速率为20MHz时, 1024点FFT运算时间约为50 us。
叶尖定时旋转叶片实时振动测量技术
设计了一套基于叶尖定时传感的旋转叶片振动测量系统。系统主要由光电传感系统、数据 采集与预处理系统、叶片振动数据处理系统三部分组成。叶尖定时传感器采用单根光纤发射、多光纤接收的Y 型结构,并用高性能专用集成芯片完成弱光信号的放大检测,使传感器信噪比大于500,信号带宽大于50MHz。利用CPLD 和DSP 技术,实现了叶尖定时信号的高速实时采集与处理;建立了同步共振条件下叶片振动的数据处理模型,实现了叶片振动的实时监测。整套测量系统在现场某大型压气机上进行了原理性验证,在转速高达9210rpm 的情况下测得的同步共振最大幅值为0.4231mm,接近于同等条件下国外的测量结果,从而验证了整套测量系统的可靠性。
CPLD 在生物检测仪中的应用
介绍基于CYPRESS 公司的Ultra3700 系列CPLD 芯片设计的译码和IO 扩展电路及其在 生物检测仪中的应用。详细阐述了在生物检测仪中,DSP 芯片如何和多片CPLD 配合,完成对外部 扩展RAM ,EEPROM 的读写和对LCD 模块及LED 灯的控制。
基于CPLD 器件的高速数据采集系统的设计
介绍了一种基于CPLD (复杂可编程逻辑器件) ,高速线性放大器、高速A/ D 转换器和 DMA 接口的高速数据采集系统的设计方法,并给出了这种数据采集方法的硬件原理框图和 CPLD 设计的核心模块。本系统具有较强的通用性,可以应用于各种需要高速数据采集与高速数 据处理的仪器中。
基于CPLD 控制的DDS 数字频率合成器设计
介绍了ADI 公司新一代DDS 芯片AD9952 和XILINX公司新一代CPLD 产品XC2C128 的主要 性能,提出了用XC2C128 作控制电路,由AD9952 构成宽带、低相噪、低功耗数字合成频率源的设计方案,同时对如何提高DDS 频谱纯度进行了探讨,给出了超宽带应用电路解决方案。
某探测器测试与信号处理系统的PCM信息采集
在导弹、航天器等飞行器的研制试飞中, 通常要通过遥测方法来获取系统内部的工作状态参 数和环境参数, 为了完成不同的任务, 需要采集不同的信号, 运用不同的调制方式。文章介绍了用DSP + CPLD 模式来实现某探测器测试与信号处理系统对信号的采集, 并利用DSP 的强大功能完成PCM等一系列功能的方法。
基于DSP 的纸币号码识别系统
给出了一种基于DSP 的纸币号码识别系统的设计方法。该系统可通过视频解码器SAA7113 将纸币号码图像转换成数字图像, 并通过复杂可编程逻辑器件CPLD 对SAA7113 输出的数字图像进行开窗处理来减小DSP 的图像数据处理量和存储量。该系统采用TI 公司的TMS320C 54x 系列DSP ,可实现每秒25 幅号码图像的视频采集速度,因此可为实现具有纸币号码自动识别记录功能的点钞机奠定基础。此外,该系统还提供与PC 机通信的异步串行接口。
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
Complex Programmable Logic Device. 代表复杂可编程逻辑器件。这里提供可编程逻辑器件相关论文。