1. 基于CPLD 的VFD 显示和键盘扫描设计
       键盘与显示是单片机应用系统常备的输入输出设备。提出了一种在CPLD 中进行键盘列扫描和VFD 栅极扫描, 并通过CPLD 将键盘行输入数据读入CPU 和将VFD 阳极数据送到VFD 的设计思想; 在键盘扫描设计中, 出于实际应用和提高效率, 采用中断和对比键扫描值的方式以消除抖动。
  2. DSP 实时处理平台的图像采集模块的设计
       提出了一种DSP 实时图像处理平台,并详细介绍了基于此平台的视频图像信号采集系统的设计。系统的开发采用了功能强大的视频解码芯片SAA7114H 和可编程逻辑门阵列器件(CPLD) 。在实际应用中,该模块 作为前端图像采集部分取得了良好的效果。
  3. 基于FPGA/ CPLD 的通用异步通信接口UART 的设计
        UART(通用异步接收发送设备) 是一种短距离串行传输接口。在数字通信和控制系统中得到广泛应用。 FPGA和CPLD 是大规模集成电路技术发展的产物,是一种半定制的集成电路。结合计算机软件技术( EDA技术) 可以快速、方便地构建数字系统。本文介绍一种采用可编程逻辑器件FPGA和 CPLD 实现UART 的方法,将UART的核心功能集成到FPGA和CPLD 上,本设计包含UART 的发送模块、接收模块和波特率发生器,所有功能的实现全部采用VHDL 硬件描述语言来进行描述。设计、综合、仿真在QUARTUSII 软件开发环境下实现。
  4. 温室移动机器人驱动与控制系统的硬件设计
       在温室的三维干涉环境中, 应用硬件技术实现移动机器人的实时响应性、鲁棒性和对复杂作业环境 的适应能力, 以及多电动机协调驱动算法和高效智能控制算法等。采用面向数字控制应用的DSP 芯片TMS320LF2407 作为主控芯片, 由DSP 发出电动机PWM 控制信号, 将其他传感器及数控接口集成到CPLD 芯片 EPM7128 上, 由CPLD 输送到DSP, 完成驱动系统的闭环控制。在提高性能的前提下, 整个控制器硬件结构变得简 单、经济、可靠。
  5. 基于CPLD/ FPGA 的雷达发射机脉冲工作比检测电路
       介绍了雷达发射机脉冲工作比检测的重要性,给出了利用Altera 公司的可编程逻辑器件实现 发射机脉冲工作比检测的工作原理、设计思路、电路结构和仿真结果,并在此基础上进行了实验验证。结果 表明,该检测电路实际可行。
  6. CPLD 和FPGA 编程与配置的实现
       介绍了CPLD 和FPGA 的编程和配置方式,并结合具体的器件给出了若干实例。
  7. 一种新型车用开关磁阻起动/发电一体机系统
       介绍了一种新型的汽车用开关磁阻电机起动/发电一体化系统,该系统可取代传统汽车中的 分体式起动机和发电机. 介绍了开关磁阻电机工作在各种状态的原理,以及相应的控制算法. 采用一台1 kW 6 /4结构开关磁阻电机作为试验样机,以TMS320F240型DSP和EPM7128S型CPLD构 成数字控制器,可实现汽车的起动、发电等功能一体化. 在控制策略上,起动时以获得足够大的电磁转矩为优化目标,发电时则根据蓄电池的荷电情况自动选择恒流充电、恒压充电和浮充电. 对系统进行了计算机仿真和试验研究,结果验证了硬件设计和控制策略的可行性和有效性.
  8. 星敏感器图像处理系统的并行流水线操作研究
        随着天文导航和航天测控领域的要求不断提高,对星敏感器的动态性 能提出了越来越高的要求。本文详细分析了星敏感器CCD处理模块输出信号 的时序关系,在此基础上提出了CCD和DSP并行流水线的处理机制以提高星图 处理的效率,并利用CPLD和DSP的HOLD方式实现了CCD和DSP的并行流水 线操作。通过星光模拟器的静态测试表明:利用该处理机制能实现每秒10帧的 处理速度。只要合理地安排好行场有效期和消隐期的时间,会进一步提高姿态 捕获的速度。
  9. 基于CPLD 的三相SPWM发生器的设计
       设计了对称规则采样和不对称规则采样的三相SPWM发生器模块,其开关频率至少可达50 kHz ,调频范围2 kHz 以上,死区时间和调制比均可调,并通过仿真验证了不对称规则采样的输出特性要明显优于对称规则采样. 采用分时操作的方法就可以应用较低成本的CPLD 达到上述性能要求,因此该模块与转子位置预估等功能模块相结合应用于无刷直流电动机的简易正弦驱动场合
  10. 基于CPLD的神经网络系统设计
       文章介绍了一种将已经在计算机上训练好的神经网络移植到CPLD硬件上的设计 方法。时分多路复用结构需要一个特定的时钟信号来反复调用某一程序模块,以节省CPLD的空 间,从而降低设计成本。该设计方法是将时分多路复用结构和并行结构相结合,用MAX + plusⅡ 软件来编制程序,最后通过仿真验证。用CPLD来设计神经网络系统具有运行速度快、集成度高、 抗干扰能力强等特点。
1  2  3  4  5  6  7  8  9  10  11  12  13  14  15  16  17  18  19  20  21  22  23  24  25  26  27  28  29  30  31  32  33  34  35  36  37  38  39  40  41  42  43  44  45  46  47  48  49