CPLD 在合成孔径雷达目标模拟视频板设计中的应用

中文摘要:

  本文介绍了一种合成孔径雷达目标模拟视频板卡的设计实例,它采用Altera公司的EMP7128S及 MAX+PLUS-II 开发系统实现。由于采用该器件,简化了电路设计,减小了设备体积,同时也使设 备的可靠性和设计的灵活性大大提高。

引 言
     合成孔径雷达(Synthetic Aperture Radar,简称SAR)是以合成 孔径原理和脉冲压缩技术为理论基础,以高速数字处理和精确运动补 偿为前提条件的高分辨率成像雷达。对于合成孔径雷达成像处理来 说，仅有目标的原始数据是不够的，还必须获得雷达和载机的参 数，例如时钟频率，回波延迟时间等，而且所设计的接口板卡必须具 备完成PCI卡参数交互和数据传送的功能。 本系统采用Altera 公司的CPLD 并配以开发软件，可在计算 机上进行各种电路设计和修改，并可对电路特性进行仿真模拟，最后 将设计方案下载到该器件中，这样可实现高度集成和精确的电路设 计，降低设计成本，提高设计效率和电路的可靠性。
PCI接口设计
     本设计的PCI接口采用PLX公司的专业总线接口芯片PCI9056， 它是32位、66MHz的PCI总线主控I/O 加速器，适用于通用的32位、 66MHz 的局部总线设计。根据系统要求，70MHz 采样的数据点共有 4096个(8k)， 210MHz采样的数据点共有8192个(16k)，雷达脉冲重复频 率一般在50~2000Hz之间，按照最大数据吞吐量来计算，在500ms的时间 内要通过PCI总线传完16k个数据，因此I、Q信号一路数据传送速率16k ÷(500 × 10-6)=32MB/s。所以，PC机要传输二路数据量给视频信号产 生板，其数据传送速率达64MB/s。 PCI9056 芯片支持66MHz 的时钟速率，数据位32位，理论上最大传输 速率为256MB/s。
CPLD 控制时序的设计
     这是本设计的主要部分，选用的是Altera公司的EMP7128S,它相 当于一个本地端处理器，负责PCI9056和后续器件接口的逻辑控 制和总线仲裁。CPLD 收到上位机应用软件送来的工作模式控制字 后，便送出相应的控制信号给倍频器 Z9937、DAC 以及滤波器，选定 系统的工作方式。同时，CPLD还处于等待外同步脉冲的状态。一旦检 测到外同步信号SOT 的上升沿，CPLD 中的计数器即开始工作，计 数时钟为52.5/17.5KHz同步时钟。 当计数值等于事先设定的data值时，CPLD 送出FIFO 读允许信号 ren，将其中的回波数据直接送到两路DAC之中。DAC的输出经各自的 放大缓冲器后，以模拟I、Q信号的形式经过滤波器后，最后由两个 50WSMA 插座输出。 FIFO中数据送完之后，FIFO传来的空信号ef 使CPLD 停止送出 FIFO读允许信号ren。此后CPLD将该FIFO空状态通过useri(not ef)信 号通知PCI9056，进而通知上位机应用软件，启动DMA送下一组回波 数据。另一方面，CPLD还通过prs信号，对FIFO进行读写指针复位， 避免出错。具体时序仿真结果如图2所示。
应用与结论
     本系统采用FPGA和CPLD 器件进行设计，充分利用FPGA和 CPLD 器件的灵活性，缩短了设计周期,提高了设备可靠性。该接口板 卡已经完成了电路设计、软件仿真和制板，并对系统进行了参数测试 与系统联调，并应用到某机载合成孔径雷达数字信号处理器中，接口 板卡工作正常，达到了设计要求。 接口板卡位于信号处理器的前端,采用了工控机，大大提高了系统的 抗震性。