输入→
最方便的电子网站导航
最方便的程序设计网站导航
您当前位于
论文索引首页面
->
可编程逻辑器
->
CPLD
CPLD 在合成孔径雷达目标模拟视频板设计中的应用
本文介绍了一种合成孔径雷达目标模拟视频板卡的设计实例,它采用Altera公司的EMP7128S及 MAX+PLUS-II 开发系统实现。由于采用该器件,简化了电路设计,减小了设备体积,同时也使设 备的可靠性和设计的灵活性大大提高。
用CPLD 实现视频字符的显示
视频字符的显示原理是将字符点阵信号与原始视频信号叠加。在视频图像上实时叠加字符, 可以及时将关键的数据和工作状态显示出来, 既醒目又直观, 因此视频字符显示技术得到了广泛的应用。文中介绍一种视频字符显示方法, 该方法利用CPLD (Complex Programmable Logic Device, 复杂可编程逻辑器件) 与单片机实现视频字符的显示功能, 即通过监视器实时显示所需观测的字符信息。实验证明用这种方法设计的电路性能稳定且 易于维护。
TMS320C6711 与I2C 总线接口的实现
简单介绍了I2C 总线,讨论了在TMS320C6711 上扩展I2C 总线的方案,并比较采用多通道缓冲串口(McBSP) 和采用可编程逻辑器件这两种实现I2C 总线接口协议的方法. 从硬件连接和软件编程的方便性考虑,利用多通道缓冲串口(McBSP) ,用软件编程来模拟I2C 总线协议,从而实现I2C 总线接口的方法更简单,硬件设计更容易. 并以TMS320C6711 初始化视频解码芯片(SAA7111) 为例,给出了相应的硬件电路以及模拟I2C总线协议的软件实现.
SPWM 数字化自然采样法的理论及应用研究
该文提出一种基于CPLD(复杂可编程逻辑器件)、 由全数字化方法实现自然采样法的SPWM(正弦脉宽调制) 新方案。该方案同时具有数字电路稳定可靠便于集成、微处 理器可以重复编程、以及自然采样法响应快精度高等优点。 对正弦调制信号us(t)的数字化处理,会引起SPWM 输出脉 冲宽度的误差。当us(t)斜率为正时输出负脉冲变宽;us(t)的 斜率为负时输出正脉冲变宽;这相当于在输出基波上附加了 一个齐次谐波分量。SPWM 数字化自然采样法存在脉冲竞 争现象。研究表明最大误差脉冲宽度和竞争脉冲宽度 基金项目:陕西省教育厅重点科研资助项目(99JK160)。 均与模数转换的采样周期和调制深度成正比,与载波比成反 比;竞争脉冲的个数由us(t)的斜率决定。给出了消除竞争脉 冲的方法。在一台4kVA 单相SPWM 电压型并联四重化逆 变器上取得了满意的实验结果。
“北斗”陆基增强系统导航信号源的分析与设计
导航信号激励器是无线电导航系统的关键设备。简要介绍了通过建立陆基增强系统来提高“北斗”定位能力的技术方案,并对陆基增强系统扩频导航信号激励器进行了详细的分析与设计。利用直接频率合成(DDS) 技术产生高精度、高稳定度的码时钟,并利用AD9854 芯片特有功能实现BPSK调制;采用CPLD 器件设计扩频伪码产生器及扩频调制器。文中还着重讨论了各陆基导航台时钟同步的几项关键技术。实测结果表明:所设计实现的导航信号激励器精度高、稳定性好;并且BPSK调制实现了较好的载波抑制,隐蔽性好、抗干扰能力强。
雪崩三极管在扩频通信中的应用
扩频技术是一种新型的通信体制,是通信领域和控制领域中的一个重要的发展方向。在 扩展频谱通信系统中,常用SAW抽头延迟线来实现扩频序列的捕捉,利用SAW抽头延迟线可以生成被扩频序列调制的中频BPSK信号。由于SAW器件具有频率选择性及较高的插入损耗,使得它的输入必须为高脉冲且脉冲的频谱宽度能覆盖SAW抽头延迟线的中心频率。笔者采用CPLD 和雪崩三极管电路产生了适合要求的脉冲。实验中测得脉冲电压15~25 V ,脉冲宽度< 7 ns。
基于对偶基的比特并行算法实现RS 编码
以DVB2C 系统中的RS 编码为例,参照Berlekamp 比特串行乘法器,提出了一种基于对偶基的比特并行乘法器的方法来实现RS 编码器,可以达到较高的吞吐率,从而可以采用FPGA/ CPLD实现高速RS 编码。
基于CPLD 的CCD 采集系统设计
介绍CCD 驱动信号的V HDL 语言设计方法。应用CPLD 构建CCD 采集系统的核心,由1 片EPM7128S 产生整个系统的时序逻辑,包括CCD 时序信号发生、模拟开关切换信号、A/ D 转换控制信号、数据存储读 写控制信号。
利用CPLD 的时序整合实现DSP 与其它器件的无缝连接
介绍了在对时序有不同要求的器件所组成的系统中,利用CPLD进行时序整合而实现无缝 连接的原理,提供了在设计电路时处理复杂时序的方法,文中对工程实现中的关键技术做了介绍。
基于CPLD 的辨向细分电路设计
辨向细分电路在工业控制中有重要的现实意义,根据电路的特点提出了一种用复杂可编程逻辑器件(CPLD)实现辨向细分电路的方法。CPLD 是一种具有丰富的可编程I/ O 引脚的可编程逻辑器件,具有在系统可编程、使用 方便灵活的特点;不但可实现常规的逻辑器件功能,还可实现复杂的时序逻辑功能。因此该方案具有成本低廉、设计灵活和保密性强等特点。
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
Complex Programmable Logic Device. 代表复杂可编程逻辑器件。这里提供可编程逻辑器件相关论文。