FPGA-CPLD数字电路设计经验分享

作者: 佚名   发布日期:2006-03-11 21:21   查看数:11   出自:互联网
下载资料简介：
该电子书中包含了大量的实际应用例子与源代码.
摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。
关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间
如何处理毛刺,
1.3 清除和置位信号

备注：：
本站收集200多G的绝对实用的电子资料,但是站长还是个身无分文的学生,没有钱购买服务器,大量的资料没有办法供大家下载。但是，站长对这些资料进行了细致的分类，给大家一个资料索引,让大家更好的收集相关领域资料。本站资料部分来自互联网，朋友们可以在互联网上搜索到这些资料。当站长把资料整理完毕(大概需要1个月)后，会想办法让这些资料跟大家见面，也许用BT供大家下载,请大家耐心等待！
相关文章(最新&最热)